Aperçu

LeIcs triplex T3411fLe module d'entrée numérique surveillé est un module de haute fiabilité conçu pour l'automatisation industrielle et les applications de sécurité. Il garantit une surveillance précise des signaux d'entrée numériques tout en fournissant une détection et une redondance de défauts, ce qui le rend idéal pour une utilisation dans les systèmes de contrôle critiques.

E-mail:sales7@apterpower.com

WhatsApp:+8618030175807(Téléphone)

Caractéristiques

T3411F sell

Fabricant: ICS Triplex

Modèle:T3411F

Canaux d'entrée: canaux d'entrée numériques surveillés multiples

Tension d'entrée: généralement 24 V CC

Type d'entrée: entrée numérique surveillée avec détection de défaut

Isolement: isolement de haut niveau entre les canaux et le bus système

Temps de réponse: réponse rapide pour les applications en temps réel

Diagnostics: détection et rapport avancés des défauts

Communication: intégrée aux systèmes de contrôle de la sécurité ICS Triplex

Température de fonctionnement: -40 degré à +70 degré

Certifications: CEI, CE et autres normes de sécurité de l'industrie

LeIcs triplex T3411fLe module d'entrée numérique surveillé est une solution robuste pour les applications critiques de sécurité. Son architecture TMR, sa détection de défauts et ses capacités d'intégration élevées en font un choix idéal pour les industries nécessitant une fiabilité maximale.

Test de module d'E / S standard

Les modules de processeur envoient des demandes de données de lecture tripliquées au module d'entrée sur le SEFTAYBUS d'E / S. Les processeurs ontdressés aux données et aux demandes de lecture des données sont votés par Theodule (empêchant les échecs d'E / S de sécurité en amont de Theodule d'affecter sa capacité à lire). Le résultat voté est ensuite passé à la logique d'interface d'autobus d'E / S.

Après avoir reçu la demande de lecture des données votée, la logique d'E / S BusInterface envoie ses données d'entrée aux trois busdrivers du module. Chacun des trois chauffeurs de bus est contrôlé de manière indépendante - empêcher les échecs dans un seul conducteur de se faire suivre dans le reste du système. Les circuits sont testés périodiquement par les modules de processeur. Les données divergentes sont envoyées par l'une des trois jambes de la sécurité d'E / S pour déterminer si l'électeur d'Homodule est en mesure de dépasser les données incorrectes. Un échecto renvoie le résultat à vote majoritaire correct dans le processeur produit une indication d'erreur du module d'E / S aux temporisations de processus et une indication de défaut de module au module d'E / S.

Chaque type de module a un code d'identification unique qui est né par le contrôleur. Ce code permet au contrôleur de savoir quel type de module est installé dans chaque emplacement de châssis d'E / S et axé sur ce module et ses points spécifiquement. Le Codeto de l'identification de chaque module de chaque module déterminez périodiquement si le type de module installé MatchEstype du module indiqué dans la configuration d'E / S a été téléchargée au démarrage du système. Si un module est supprimé, ou est remplacé par un module d'un type différent, les tempodules de processus indiqueront les erreurs du module d'E / S.Les tests de la logique de LOOPBACK Écrivez périodiquement des données sur le module et la lisez-la pour déterminer si la logique de la logique d'E / S du module Businterface du module du module fonctionne correctement.

Test de circuit d'entrée

Les circuits d'interface de champ du module d'entrée surveillé sont testés à la détection des circuits d'entrée bloqués ou en collé et identifier éventuellement le câblage d'entrée ouvrir et les court-circuits. L'exécution automatique et l'évaluation du test d'entrée sont contrôlées par les temporisations de processus Regent tripliées.

Pendant les opérations normales, la tension de référence interne ISSET à trois niveaux et la sortie du comparateur est lue. Ces niveaux de tension de référence représentent des seuils qui déterminent si le signal d'entrée est activé ou désactivé et si le fil de champ est un circuit ouvert ou un court-circuit. L'état d'entrée FPGADETERMINES côté logique et l'état de défaut de ligne basés sur les données du compositeur pour les trois niveaux de tension. Le FPGA DataS est fourni aux processeurs d'E / S pour le traitement des applications. Sur une base d'arrière-plan, les processeurs d'E / S testent les comparateurs de circuit d'entrée et les circuits logiques pour les modes de défaillance coincés et bloff. Lors du test, les tensions de référence GenerateStwo D / A de D / A en dehors de la plage de fonctionnement normale des tensions d'entrée de champ pour tester que le comparateur sortit le canto-off et la mise en œuvre. Les processeurs d'E / S lisent l'état d'importation résultant, l'état des défauts de ligne et les lectures de tension de référence pour le cycle de test pour déterminer s'il existe des défauts dans les circuits d'entrée ou les chemins de données communs.

Si les processeurs d'E / S détectent un circuit d'entrée de défaut, un défaut d'E / Omodule est indiqué aux modules de processeur et la LED de perfection sur la face du module d'entrée est activée.

Mots connexes: T3411f; ics triplex T3411f; T3411f PDF; T3411f Filée technique; manuel T3411f; T3411f Sell; T3411f Rockwell

Pourquoi nous choisir

Gesure de produits étendue et portée mondiale: votre guichet unique pour un monde de produits.
Qualité inégalée et livraison rapide: qualité en laquelle vous pouvez faire confiance, livrée lorsque vous en avez besoin.
Support client dédié: nous sommes là pour vous aider, à tout moment.
Expédition et emballage rentables: solutions d'expédition intelligentes pour votre budget.

EstIcs triplexT3411FPas la partie que vous voulez?

Consultez le reste de notre site Web pour voir ce que nous avons d'autre à offrir!